algorithm - 1 クロック サイクルで実行される Verilog の剰余演算のアルゴリズム

Question

アルゴリズムについて説明している文献へのリンクで十分です。ザイリンクスで Verilog コードを作成しています。Verilog の組み込み % 演算子を使用します。問題は、ザイリンクスで % を合成できないことです。

前もって感謝します！

Answer 1

ほとんどのツールでは、% をシミュレートできますが、合成はできません。

例えばm%nが必要な場合、nが固定数、特に2の累乗であれば簡単に書けます。

n が 2 の累乗ではないが、m の値の範囲が十分に小さい場合は、テーブルを作成し、並列比較を行って変調を行うことができます。

通常、m がランダムであるか、n が固定されていない場合、ハードウェアで行うのはかなり困難です。可能であれば、ハードウェア アルゴリズムを変更して、この変調を回避することをお勧めします。

ほとんどの場合、正確な変調は必要ありません。m と n の精度を下げると役に立ちます。