問題タブ [xilinx]

私の会社は、XC3000 シリーズ チップの一部である古いザイリンクス fpga (XC3042A) を使用して PCB を構築しようとしています。データをチップにプログラミングした経験のある人はいますか? 人々が使用したソフトウェア、ハードウェアなどを探しています。

32ビットカウンターをインクリメントし、$ sformatを使用して数値をASCII文字列に変換し、FTDIFT245RLを使用して文字列を一度に1バイトずつホストマシンにプッシュする単純なVerilogプログラムがあります。

残念ながら、ザイリンクスXSTは文字列レジスタベクトルを最適化し続けています。さまざまな初期化およびアクセスルーチンをいじってみましたが、成功しませんでした。最適化をオフにできないようです。オンラインで見つけたすべての例は、初期化ルーチンとほとんど変わりません。私は何が間違っているのですか？

環境/opt/Xilinx/10.1/ISEのファイル「3s100e.nph」からアプリケーションRf_Deviceのデバイスをロードしています。警告：Xst：1293-FF /ラッチstr_0のブロックでは、定数値が0です。このFF/ラッチは、最適化プロセス中にトリミングされます。

警告：Xst：1896-他のFF /ラッチトリミングのため、FF/ラッチstr_1のブロックでは定数値が0になります。このFF/ラッチは、最適化プロセス中にトリミングされます。

警告：Xst：1896-他のFF /ラッチトリミングのため、FF/ラッチstr_2のブロックでは定数値が0になります。このFF/ラッチは、最適化プロセス中にトリミングされます。

2 つの異なる信号のエッジに反応するフリップフロップが必要です。このようなもの：

そのようなフリップフロップは存在しますか、それとも私が使用できる他のテクニックはありますか? これを Xilinx Virtex-5 FPGA で合成できるようにする必要があります。ありがとう

ザイリンクス fpga の microblaze マイクロプロセッサをベースにしたマイクロ コントローラを設計しています。ハードウェアのセットアップのほとんどが完了しました。この時点で更新しているのは、microblaze で実行する C コードだけです。XPS でプロジェクト全体を再構築する必要がなく、C コード部分だけを再構築する方法はありますか。プロジェクト全体を再構築するには約 20 分かかります。必要がなければいいのですが。ありがとう。

tftpサーバーのサンプルコードを実行しようとしています。ハードウェアを合成したり、コードをコンパイルしたりしても、苦情はありません。ただし、lwip_init（）ステートメントを追加すると、機能しなくなったようです（printステートメントは出力されません）。これは非常に苛立たしいことであり、何が原因であるのかわかりません。何か案は？ありがとう

vickyに応じて編集：

多分あなたはあなたが正しいかもしれない何かの原因を説明することができます。lwip_init（）なしでコンパイルすると、次のようになります。

そしてlwip_init（）で私は得ます：

これはかなり大きいです。残念ながら、これについて警告することはできません

コンプの /usr/Xilinx91i/ に Xilinx91i をインストールしましたが、起動方法がわかりません。誰か助けてくれませんか？

Xilinx Microblazeコア用に C で記述されたアプリケーションがあります。しかし、パフォーマンスは私が望んでいたものではなく、アセンブリのコア関数のいくつかを書き直すことを検討していました。ただし、Xilinx Platform Studio で両方を 1 つのELFファイルにコンパイルする方法がわかりません。

どうすればいいですか？

IEEE vhdl 言語リファレンス マニュアルでは、標準パッケージの限られたセットしか定義されていません。また、STD_LOGIC などの標準タイプの機能は定義されていません。そのため、標準の AND2、INV コンポーネント/演算子はありません。

Altera の MAX+Plus II は AND2、INV コンポーネントをサポートしていないようですが (ある場合はお気軽に訂正してください)、Xilinx Foundation はサポートしています。

IEEE vhdl 標準ライブラリが C++ の世界で STL のようなものにならないのはなぜですか?

ありがとう。

さまざまなバリアントに適応する必要がある vhdl 設計があります。メイクファイルから構成を生成できると便利です。1 つのプロジェクトを生成するためのメイクファイルが準備され、機能しています。

プロジェクトごとに非常によく似たファイルが異なることは避けたいと思います。プロジェクト間の唯一の違いは、いくつかの行がどこかにあり、そのうちの 1 つには、もう 1 つには必要のない一連の vhdl ファイル (およびコンポーネント) が含まれていることです。

たとえば、2 つの異なる最上位レベルの vhd ファイルを作成することは避けたいと考えています。代わりに、プロジェクトに応じて、他の vhdl ファイルとコンポーネントを含める (または含めない) ために、トップ ファイル内で条件を使用したいと考えています。

これを行う方法について何か提案はありますか？

外部のプリコンパイラ (gcc) を使用しようとしましたが、機能しませんでした。さらに、他の開発者に gcc のインストールを強制したり、ザイリンクス IDE 内から vhdl ファイルを使用できないようにしたりしたくありません。

編集：例の追加

A と B の 2 つの製品があります。両方の製品に同じファイルを使用し、製品 B の一部のパーツを除外する条件、異なる HW パーツの構成を生成する条件、およびその他のものを使用したいと考えています。

コマンドラインから構成を生成したい: make product_A、およびmake product_B.

ターゲットに応じてコードを含めたり除外したりするためgeneratesに vhdl を挿入した場合、xst はどのターゲットがビルドされているかを知る必要があります。問題は、現在のターゲットを makefile から xst に渡す方法についてです。

gcc でコンパイルする C コードでは、ソース コードを次のように記述します。

、次に makefile で定義を設定します。