generics - VHDL でタイプジェネリックエンティティを記述できますか?

Question

最近、いくつかの VHDL コードを継承しました。私の最初の反応は、「VHDL には構造体があるのに、なぜどこでもビットベクターを使用するのですか?」というものでした。そして、これは、次のようなものを書く方法がないように見えるためであることに気付きました。

entity Queue is
    generic (
        EL : type
    );
    port (
        data_in  : EL;
        data_out : EL;
        ...
    );
end entity Queue;

これが可能であることを本当に願っています。それをリモートで近似するものさえありますか？エンティティまたはコンポーネントの宣言を再入力する必要がある場合でも、すべての (一般的な幅を法とする) 型のアーキテクチャ定義を再入力することを回避する方法はありますか?

score 3 · Accepted Answer

はい、そして Queue を実装することは、それを行う古典的な理由の 1 つです!

これは、VHDL-2008 以降の VHDL にあります。ツールのサポートは、2012 年半ばの時点で可変です。動きの遅い業界について話してください！

アルデックはそれを完全にサポートしています。
Modelsim は部分的にサポートされています - それらの機能への公開リンクが見つかりません。インストール済みの場合は、/technotes/vhdl2008.note にあります。
ザイリンクス (XST/ISIM) は VHDL-2002 をサポートしていません。簡単なリンクが見つかりませんが、これらの PDFには VHDL 互換性に関するセクションがあり、VHDL-1993 についてのみ説明しています。
アルテラのツールは部分的にサポートしていますが、タイプジェネリックはサポートしていません

score 1 · Accepted Answer

はいといいえ...

ただし、EDA ツールによる VHDL-2008 のサポートはまだ非常に限られています。ツールがサポートしていても、この機能を使用するとコードが移植できなくなります。

VHDL-2002 に固執する場合、解決策は、パッケージ内でインターフェイスタイプを宣言し、mytypes必要な場所で使用することですuse work.mytypes.all。

generics - VHDL でタイプ ジェネリック エンティティを記述できますか?