1

私はバスを持っています：

    A(7 downto 0)

7、6、および 0 でインターフェイスするコンポーネントを作成しています。作成する方法はありますか?

    std_logic_vector(7,6,0)?

単にバス A() のピンとの一貫性を保つためですか? 私は次のようなことができると確信しています：

    std_logic_vector(2 downto 0) -- or maybe even
    ASeven, Asix, Azero : in std_logic;

それに応じてピンを割り当てますが、ベクトルを作成できれば、参照などに適しています(と思います)。

前もって感謝します！:)

4

1 に答える 1

2

できません。信号 x(7 downto 0) を作成し、予備の信号を無視するか (とにかく、コンパイラ/シンセサイザーが行います)、ポート マップなどで適切な割り当てを使用できます 。一般に、一貫性が高いため、最初のバリアントを使用します。
port map(
myoutport(0) => aZero,
...

于 2012-09-03T11:01:09.293 に答える