verilog - Verilog の 8 x 1 マルチプレクサ、構文エラー 10170

Question

Verilog で 8 x 1 マルチプレクサを作成しようとしています。コードの解析と合成を実行すると、エラーが発生し続けます。これが私のコードです：

// 8 x 1 line multiplexer
module KuchtaClayton_HW7_P6(output  Y, input [2:0] S, input [7:0] I);

    assign Y = (S ==3’b000) ? I[0] :
               (S ==3’b001) ? I[1] :    
               (S ==3’b010) ? I[2] :    
               (S ==3’b011) ? I[3] : 
               (S ==3’b100) ? I[4] :
               (S ==3’b101) ? I[5] :
               (S ==3’b110) ? I[6] :
               (S ==3’b111) ? I[7] : 1’bx;
endmodule

エラーメッセージは次のとおりです。

エラー (10170): テキスト "â" 付近の KuchtaClayton_HW7_P6.v(6) での Verilog HDL 構文エラー。期待 "）"

本質的に同じエラーが 21 個あり、一部は次のようになります。

エラー (10170): テキスト付近の KuchtaClayton_HW7_P6.v(6) での Verilog HDL 構文エラー â
エラー (10170): テキスト付近の KuchtaClayton_HW7_P6.v(6) での Verilog HDL 構文エラー

それらをダブルクリックすると、Y の各割り当て行に 3 回移動します。各ブール式で 3 つのエラーが発生したと思いますか? 割り当てで何が間違っていますか? Quartus II をプログラムとして使用しています。

Answer 1