DRAM エンティティへのアドレス バスが 12 ビット、データ入出力が 16 ビットの図があります。
-これは「2^12 * 16」メモリということですか?
-ここで混乱します。私の教科書には、16 ビット DRAM のビット レベルの構成が示されています。ここでは、4 ビット アドレスの最初の 2 ビットが行を表し、最後の 2 ビットが列を表します。
-その教科書の例では、各アドレスは1ビットを参照しているため、上記の図でDRAMビットを正方行列に配置すると、2 ^ 6行がアドレス指定可能になり、2 ^ 6列がアドレス指定可能になります。正しいですか?
-さて、各列アドレスは 1 ビットを参照しますか、それとも各列アドレスは 1 つの 16 ビット ワードを参照しますか?
-たとえば、メモリ アドレス「000001000011」を図のエンティティに指定した場合、データが配置される行は「000001」行になり、「000011」列にデータが保持されますか? そして、この列は1ビットまたは1、16ビットワードを指していますか?