vhdl - 信号なしでコンポーネントを接続する

Question

シグナルを定義せずに vhdl コンポーネントを直接接続する方法はありますか?

最初のブロックの出力を他に使用せずに2つのブロックが接続されている場合だけですか?

score 1 · Accepted Answer

コンポーネントのインスタンス化を接続するには、シグナルを宣言する必要があります。Sigasi はこれを自動的に行うことができます: demo .

score 0 · Accepted Answer

できません (現在 - 「推測された接続」を許可する可能性のある将来の改訂が考えられています)。

ただし、Emacs の VHDL モードや Sigasi などのツールを使用すると、これをはるかに簡単に行うことができますが、ボイラープレートコードが生成されます。

score 0 · Accepted Answer

(x)emacs をVHDL モードで使用する場合:

1) カーソルを VHDL エンティティに置きます

2) MX vhdl ポートコピー

信号を生成する

3) MX vhdl-port-paste-signals

注: vhdl-port-paste-[コンポーネント|エンティティ|定数|インスタンス|...]

3 に答える 3