今日のインテルのプロセッサでは、コア間の共有はキャッシュ L3 経由であることがわかっています。L3 キャッシュのパーツ間の交換はリング バス (変更された QPI) で行われるため、(リング上で) コア同士が離れているほどレイテンシが大きくなります。コア間の交換のレイテンシを短縮するためのベスト プラクティスはありますか?
例: そのスレッド間の小さなデータ交換を 1 つのプロセスに結合します。次に、オペレーティング システムは、同じプロセスのすべてのスレッドを隣接するコアに配置します。
質問する
87 次