system-verilog - SystemVerilogスタイルのクロック分割とSystemCへの駆動の移植

Question

System VerilogモデルをSystemCに移植していますが、このフェーズロックループクロック駆動方式をモデル化するための最良の方法がわかりません。SVで時計を駆動することは、SystemCがカーネルにそれを実行する方法を提供する、少し手動のプロセスであるように私には思えます。しかし、私が見ているSVモデルで手動で行われる種類のクロック分割をSystemCがどのようにサポートしているかはわかりません。

この簡略化されたSystemVerilogモデルについて考えてみます。

module device(
    input REFCLKP, // Reference clock, Positive.
    input REFCLKN, // Reference Clock, Negative.
    ...
);
...
    reg  ck;
    reg  ck_x2;
    reg  ck_x3;
    wire refclk = REFCLKP & ~REFCLKN;
    int unsigned ck_ratio = 10; // divide the reference clock by 10
...
    always @(posedge refclk) begin
        tm_refclk_period = $time - tm_refclk;
        tm_refclk <= $time;
        if (tm_refclk_period) begin
            for (int i=0; i<ck_ratio; i++) begin
                ck <= #(i*tm_refclk_period/ck_ratio) refclk;
                ck <= #((i+0.5)*tm_refclk_period/ck_ratio) !refclk;
            end
            for (int i=0; i<ck_ratio/2; i++) begin
                ck_x2 <= #(i*tm_refclk_period/(ck_ratio/2)) refclk;
                ck_x2 <= #((i+0.5)*tm_refclk_period/(ck_ratio/2)) !refclk;
            end
            for (int i=0; i<ck_ratio/3; i++) begin
                ck_x3 <= #(i*tm_refclk_period/(ck_ratio/3)) refclk;
                ck_x3 <= #((i+0.5)*tm_refclk_period/(ck_ratio/3)) !refclk;
            end
        end
    end
...
endmodule

次に、テストベンチで：

initial begin
    ...
    // start the clock
    refclk <= #(1e6/rl_ck_mhz) 1'b1;
    forever begin
        @(posedge refclk) begin
            refclk <= #(0.5e6/rl_ck_mhz) 1'b0;
            refclk <= #(1e6/rl_ck_mhz) 1'b1;
        end
    end
end

device dut(
    .REFCLKP(refclk),
    .REFCLKN(!refclk),
    ...);

つまり、私のSystemCに相当するテストベンチは基本的に次のようになります。

int sc_main(int argc, char* argv[])
{
    sc_clock refclk;
    ...
    device dut;
    dut.refclk(refclk);
    ...
}

しかし今、私は基準クロックから駆動する内部クロックを適切にモデル化する方法に少し固執しています。SVコードのような手動のアプローチを試みることはできると思いますが、それはSystemCの方法とは思えません。私が持っていたもう1つのアイデアはsc_main、例のPLLスタイルではなく、からすべてのクロックを直接駆動することですが、それが機能するかどうかを確実に言う経験はありません。SystemCでこのようなことをするための規則はありますか？