types - Verilog では整数を扱うことができません

Question

以下を使用すると、「無効なモジュールのインスタンス化」が発生する理由を理解しようとしています。

integer counter = 0; 
counter = 1; // <-- getting the error here

整数の代わりに reg[7:0] を使用しようとすると、同じエラーが発生します。

誰かが理由を知っていますか？

Answer 1

コンテキストのない割り当てはまったく役に立たず、何の意味もないため、エラーが発生します。割り当ては、センシティビティ リストを含むブロック内、連続割り当ての一部として、または「初期」のようなシミュレーション ブロック内で有効でした。