3

ザイリンクスSpartan6FPGAで使用するためのいくつかの単純なVGAドライバーコードを使用しています（Papilio Proボードを介して）。このコードは、色ごとに4ビットの出力があることを想定しているため、各色の論理ベクトルを定義します。ただし、私のセットアップでは、色ごとに4ビット全体が提供されるわけではないため、UCFを介してこれを制御するための創造的な方法を見つけたいと思いました。

元のUCFは、色ごとに4つのピンを定義しました。ブルーの場合、ピンは2つしかないので、必要な2つをブルースのMSBにマップすることにしました。

NET Blue(0)                 IOSTANDARD=LVTTL;  # N/C
NET Blue(1)                 IOSTANDARD=LVTTL;  # N/C
NET Blue(2)     LOC="P92" | IOSTANDARD=LVTTL;  # to a pin
NET Blue(3)     LOC="P87" | IOSTANDARD=LVTTL;  # to a pin

（最初は最初の2つの制約を完全に省略しましたが、それでもコンパイルして機能しましたが、一貫性のない電圧標準（デフォルトでIOSTANDARD = LVCMOS25に設定されていないもの）について不平を言いました。 1つのIO標準が見つかりました。」）

主な警告は、できればUCF内で排除する方法を知りたいものです。

WARNING:Place:837 - Partially locked IO Bus is found. 
    Following components of the bus are not locked: 
     Comp: Blue<1>
     Comp: Blue<0>

この「部分的にロックされたIO」を排除するような方法で、プログラム可能なピン位置のないネットをUCF内のデフォルト値（論理「1」または「0」、またはおそらくトライステート値）にマップする正しい方法は何ですかバス」のような警告？

私の目標は、チャネルあたりのビット数がピンで駆動されるセットアップでは、UCFのみを変更する必要があることです（ソースコードは変更しないでください）。警告にもかかわらず、私がしたことはうまくいきます...私はそれをより良くし、これらの警告を適切に排除したいと思います。

4

1 に答える 1

3

あなたはあなたのコードのトップレベル（あなたのentity）内のピンを要求しました。したがって、ツールはそれらを提供する必要があります。したがって、それらをマップする必要があります（そうしないと、通常は必要ないランダムなものがいくつか選択されます）

これらのピンが実際にボード上に配置されておらず、配置されることもない場合は、それらをデザインから完全に削除します（UCFおよびHDL）。

それ以外の場合は、それらをLOCする必要があります。PULLDOWNUCFにを追加して、値が低くなるようにすることができます。

于 2013-03-20T11:52:39.223 に答える