vhdl - 低周波クロックからの高周波

Question

私のスパルタン3a fpgaボードには50mhzのクロックがあり、ram ddr2でmicroblazeを実装しています.62mhzの周波数が必要でした.これは私のプログラムで編集されました. 50mhz のクロックは、より高い 62mhz のクロックを生成しますか!?

Answer 1

ザイリンクスの Spartan デバイスでは、いわゆる DCM (デジタル クロック マネージャー) を使用して、さまざまな可能性を実現できます。Spartan ユーザー ガイドまたはXilinx Spartan 3 DCMを参照してください。シンセサイザオプションにより、クロックの逓倍・分周が可能です。

Answer 2

クロックをより高い周波数に逓倍するテクノロジーが組み込まれています。周波数乗算器とフェーズ ロック ループを参照してください。

Answer 3

ISE のインプリメンテーション ウィンドウのデザイン名の下で右クリックして新しいソースを追加し、IPcore を選択してからクロッキング ウィザードを選択します。プライマリ周波数 : 50 mhz と必要な出力周波数 : 62 mhz を入力すると、コア ジェネレーターが自動的に実行します。