vhdl - Verilog での Mealy および Moore の実装

Question

verilog/VHDl でのこれらの実装の違いは何ですか? つまり、Mealy と Moore はどのようにして回路を詳細に合成するのでしょうか? リンクも役に立ちます。私はこれにかなり精通しています

ありがとうございました

しかし、これは実装方法ですか??

Answer 1

これが 3 週間前のものであることはわかっていますが、ここに回答があり、XST でさまざまなスタイルが合成されるものの詳細が示されています。この例は実際には Moore マシンですが、一部のスタイルには組み合わせ出力があり、Mealy マシンで何が起こるかがわかります。たとえば、XST では組み合わせ出力をステート レジスタにプッシュすることができます。

Answer 2

シンセサイザーがコードを FSM として認識するかどうか、およびハードウェアに FSM を実装する方法は、使用するシンセサイザーによって異なります。関連するドキュメントを確認してください。たとえば、Xilinx XST の場合は、XST ユーザー ガイドを参照し、FSM を検索してください。