0

FPGA から PC にイーサネット フレームを送信し、Wireshark で受信できるようにしたい

ペイロードを CRC ジェネレーターに渡して CRC 結果を取得しますが、wireshark がペイロードを何も受信していないため、CRC エラーを推測します

私は2つのアイデアを得ました

1. find a ethernet frame in hex code in internet and copy to VHDL to send in order to make sure no CRC error and check whether it send or not? could you post a correct ethernet frame in hex code here?

1b. any free CRC generator code in VHDL available in internet? and any free CRC generator code in C++ language or C# language or Java language for hard code CRC in ethernet frame?

2. use layer 2 programming in ubuntu to send a ethernet frame to another computer,
whether i can send and display the ethernet frame which i send in ubuntu or i need to capture with wireshark in another computer?
4

1 に答える 1

0

FPGA ツールを使用してイーサネット コアを作成します。これにより、通常、テストベンチも作成されます。そのテストベンチを実行し、生成されたデータの値を書き留めます。

別の方法として、私が過去にイーサネット パケットを作成するために使用した Python ライブラリがいくつかあります。

http://code.google.com/p/dpkt/source/browse/trunk/dpkt/ethernet.py

私はこれを使ったことはありませんが、役に立ちそうです：

http://packeth.sourceforge.net/packeth/Home.html

于 2013-04-12T10:08:50.537 に答える