system-verilog - System verilog の構造体と共用体の違い

Question

System Verilog での共用体と構造体の使用法を理解するのに苦労しています。異なる方法でメモリを割り当てることは知っていますが、構造体と共用体について詳しく知りたいです。LRM は、私のような者には理解しにくいものです。

score 2 · Accepted Answer

SystemVerilog の構造体と共用体は、C の構造体と共用体に非常に似ています。そのため、使用例を探している場合は、C での使用方法を読むと役立つ場合があります。

これに対処する質問は次のとおりです。Cの構造と共用体の違い

SystemVerilog は、構造体と共用体のパックとアンパックの区別を追加します。パック共用体には、すべて同じサイズ (ビット数) の型が含まれている必要があります。

2 に答える 2