SystemVerilog コードを書いていますが、$sformat は関数ではなくシステム タスクであることに気付きました。$sformat に相当する関数はありますか?
関数内で次のことを行いたいと思います。
assert(my_dto_h.a == 10) else begin
`ovm_error("component", $sformat("my_dto_h.a should be 10, not %0d", my_dto_h.a))
end
残念ながら、QuestaSim 10.2 から次の実行時エラーが発生します。
** Error: (vsim-PLI-3029) component.sv(105): Expected a system function, not system task '$sformat'.