私はいくつかの Verilog チュートリアルを調べ、トピックを数回見直しました。概念が最初に導入されて以来、いくつかの質問が頭に残っていました。誰かがそれらに光を当てることができれば、それは非常に役に立ちます.
- ネットの強さの目的は何ですか?
多くの場合、例ではパラメーターの正確な名前がレジスターの説明にも使用されています。例えば:
module x (…,in1,…); … input in1; reg [7:0] in1; … endmodule
これは入力ポートをデータのタイプとして宣言していますか、それとも別々ですか? 前者が真である場合、他にどのような種類の量 (整数、スカラーなど) でこれを行うことができますか? 後者の場合、モジュール内で「in1」と言うとき、どの項目を参照していますか?
シミュレーション開始時の最初のブロックはすべて「並列」で実行されますが、ブロック内にいる場合、命令は連続して実行されます。使用しているシミュレーション ツールは、シリアルに実行される命令がどのような順序で実行されるかを決定しますか? たとえば、最初のブロックが 2 つある場合、最初に 1 つすべてを実行するか、前後にジャンプするか?
4 .シミュレーションの初期値が X なのはなぜですか? Verilog の仕事が実際の生活を表現することである場合、疑似ランダム エンジンがなく、最初にすべての値に対して同じランダムなビット順序を選択しないのはなぜですか? 固有のケース ステートメントの警告に関する多くの問題に遭遇しました。これは設計上の欠陥か、少なくともシステム Verilog と Verilog の間の不一致のようです。