cpu-architecture - RISC-V と他の ISA の違い

Question

( RISC と CISC ) と RISC-V ISA の大きな違いを誰か説明してもらえますか? インターネット上で CISC と RISC-V の間に関連する違いが見つかりません。

Answer 1

RISC-V は、研究と教育の両方を支援するためにバークレーで開発された新しい ISA です。オープンで、クリーンで、簡単に拡張できます (そして現実的でもあります)。

研究プロセッサを構築する際の一般的な問題は、従来の決定 (遅延スロット、レジスタ ウィンドウ) と混同されておらず、特許によって保護されておらず、新しい命令/アクセラレータ/プロセッサ マイクロを探索するのに十分なオペコード スペースがある、使用する ISA を見つけることです。 -アーキテクチャ。

パブリック リリース (v2.0) が間もなくリリースされます。現在のドラフトはriscv.orgで読むことができます。（開示：私は自分の研究にRISC-Vを使用しており、それを設計および実装した人の隣に座っています）。[編集: 2014 年 5 月に正式にリリースされました ( http://riscv.org/download.html#tab_isaspec)] .

他の ISA と比較すると、おそらく MIPS と ARMv8 に最も類似しています (ARMv8 が登場する前に RISC-V v1.0 が実際にリリースされました)。これはロードストア アーキテクチャです (AMO のセットを除いて、x86 のようなレジスタ メモリ操作はありません)。RISC-V には「CISC-y」であると主張できる部分がいくつかあります。たとえば、エネルギー上の理由から圧縮命令をサポートするオプション (16b) や、さらに多くのオペコード スペースを確保するためのより大きな命令をサポートするオプション (可変命令長はオプションのスーパーセットです。 ISA の基本セットはすべて 32b 命令です)。また、FMA は 3 つのソース オペランドと 2 つの操作で、少し CISC のようにも感じます。しかし今、私たちは何が CISC で何が RISC であるかという意見の領域に迷い込んでいます。結局のところ、RISC-V は非常にデコードしやすい ISA です。

Answer 2

RISC-V は研究用の ISA ですが、シミュレーターは言うまでもなく、FPGA ソフトコアの実装は既に複数あります。MIPS (および NIOS 2、MicroBlaze、Alpha、LM32 など) に最も似ていますが、重要な違いの 1 つは、分岐の処理方法です。

目に見える分岐遅延スロットは、スーパースカラーの実装を複雑にするものとして広く認識されており、コンパイラが埋めるのが困難です。分岐予測の進歩により、これらは不要になったため、RISC-V では省略されています。さらに、分岐は後でパイプラインで解決できるため、RISC-V の条件付き分岐では、任意の 2 つのレジスタを比較して、順序付けだけでなく等価性を確認することもできます。