verilog - Quartus II を使用して .txt ファイルを FPGA にロードしますか?

Question

だから私はFPGAに不慣れで、現在ハードウェアプロジェクトのためにアルテラDE-1ボードとQuartus IIソフトウェアを使用しています。ここで私の質問です。0 と 1 のバイナリ イメージ データを含む .txt ファイルがあります。さらに計算するために、このデータを FPGA のレジスタにロードする最良の方法は何ですか。SDRAM を使用しますか? ROM？

私は現在 Verilog でコーディングしており、以前に Verilog ファイル I/O ステートメントを使用しましたが、合成には明らかに使用できないことをどこかで読みました。それで、私がこれについて行くための最良の方法は何でしょうか。どんな提案でも大歓迎です。ありがとう ：）

Answer 1

Quartus Megawizard を使用して ROM メガ関数を作成します。イメージのサイズに応じて、内部ブロック RAM または分散 RAM を使用して ROM を実装することを選択できます。ROM メガファンクション作成の一部として、MIF (メモリ初期化ファイル) を作成する機会があります。

txt ファイルから mif ファイルを作成し、そのファイルを ROM の初期化ファイルとして指定します。
たとえば、txt から mif を作成する方法は、ここで説明されています - http://www.alteraforum.com/forum/showthread.php?t=27934