verilog - ワイヤを宣言するための Verilog 構文

Question

これは Verilog での法的な宣言ですか?

wire \n_628_B[-1111111109] ;

Answer 1

うん。バックスラッシュの後と次の空白の前のすべてが Verilog の識別子です。したがって、角括弧内の部分は配列サイズなどではなく、信号名の一部です。自動生成された Verilog コード (Verilog ネットリストなど) には、このようなエスケープされた識別子が常に含まれています。個人的には、手書きのコードでは使用しません。