verification - VMM で開発された VIP を UVM テストベンチに統合

Question

システム DUT 全体のシステム Verilog で UVM 手法を使用してテストベンチを開発しました。VIP を調達しました。これは、システム Verilog の VMM 方法論にあります。この VIP (VMM 内) を UVM テストベンチに統合するにはどうすればよいですか?

ありがとう。

Answer 1

1. VIP の UVM バージョンについては、VIP プロバイダーにお問い合わせください。
2. VMM から UVM への統合パッケージについては、シミュレーション ベンダーにお問い合わせください。