最終年度のプロジェクトでは、VHDLのようなハードウェアシミュレーション言語を設計することを計画しています。どうすればいいですか？
どんな助けでも大歓迎です。
4 に答える
6
ハードウェアシミュレーション言語を設計する場合は、ハードウェアから始めます。
ハードウェアをシミュレートするレベル（トランジスタレベル、スイッチレベル、レジスタレベル、動作レベルなど）を決定します。他のすべてはそこから始まります。それが決まれば、あなたの言語がサポートする必要のある構成要素がわかります。
トランジスタ、ゲート、レジスタ、マルチプレクサ、メモリ、算術演算装置など、言語で使用できるデバイスの種類を知る必要があります。次に、各デバイスに適切なモデルを見つける必要があります。
結局、あなたは間違いなくあなたの範囲を制限したいと思うでしょう。1つのことをするように自分を制限します。VHDL言語は、1日に1人の人間によって発明されたものではありません。
于 2010-01-18T11:12:51.917 に答える
5
あなたはこのプロジェクトを与えられましたか、それともあなたが自分でやろうと決心したプロジェクトですか？後者の場合は、私が恐れていることを再考することをお勧めします。このような大きなオープンエンドのプロジェクトは、悲しいことに学生にとって必ずしもうまく終わらない。
とはいえ、本当にやりたいのであれば、VHDLを自分で使用して、ユーザーのコメントを読んでください。それから、ユーザーを苛立たせたり苛立たせたりするものを見つけて、より良いものを設計します。
于 2010-01-18T08:53:16.060 に答える
4
並行言語の例をさらに探している場合は、MyHDLとXMOS XCがあります。これらは、従来のVerilogやVHDLとは別の試みです。
于 2010-01-18T21:45:29.610 に答える
2
言語の設計は、仕様の設計と同じくらい簡単です。それに合わせてシンセサイザーとシミュレーターを設計する予定はありますか？
于 2010-01-18T08:50:25.710 に答える