5

Digilent Nexys II (Spartan 3E) 開発ボードで Gadget Factory にある VHDL AVR8 ソフト プロセッサをテストしようとしています。プロジェクトには、C (またはその他の) ソフトウェア プログラムをコンパイルして FPGA ビットストリームとマージするための Makefile が含まれているため、ソフトウェアを反復するたびに HDL を再合成する必要はありません。

「make」を実行すると、data2mem に関連する次のエラーが表示されます。

Merging Verilog Mem file with Xilinx bitstream: main.bit
data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit
process_begin: CreateProcess(NULL, data2mem -bm bin/top_avr_core_v8_bd.bmm -bt bin/top_avr_core_v8.bit -bd main.mem -o b main.bit, ...) failed.
make (e=2): The system cannot find the file specified.
make: *** [main.bit] Error 2

VHDL プロジェクト ファイルを含む同じディレクトリで「make」を実行していますが、そのディレクトリには空白の「main.bit」ファイルさえあります。

ここで何が起こっているかについて誰か考えがありますか? 空の「main.bit」ファイルを特定の方法でフォーマットする必要がありますか、それとも別の場所に配置する必要がありますか?

以下は、私の Makefile へのリンクです。

メイクファイル

注意すべきその他の情報: ソフトウェアを FPGA ビットストリーム ファイルとマージするという特定の目的は言うまでもなく、一般的に Makefile を使用するのは初めてです。また、コマンドプロンプトでWindows 7マシンでこれを試みています。

前もって感謝します。

編集:これは Gadget Factory の AVR8 ソフト プロセッサへのリンクで、AVR8ソースはこちらです。

4

2 に答える 2