system-verilog - UVM レジスタ モデル: volatile レジスタ値の変更

Question

揮発性レジスタ モデルで値の変更を待機する標準的な方法はありますか? peek()これは、少なくとも 1 つの値が変更されるまで、すべての揮発性レジスタを介して定期的にバックドア アクセスを行うようなものです。

// wait until DUT modifies any volatile register value.
my_reg_model.wait_volatile_reg_change();

Answer 1

残念ながら、そのためのインフラストラクチャはありません。これには、階層パスを文字列として指定することにより、シグナルの変更を待機する何らかのメカニズムが必要になるためです。おそらく C/VPI コードを使用してこれを行うことができますが、それはもう少し複雑です。完全な答えは、このサイトの範囲を超えています。

Verilab の Web サイトには、これを行う方法を詳しく説明した論文があります: I Spy with My VPI。ただし、Cコードが実際には見つかりません。