2

試験が迫っていて、問題を解いています。質問の 1 つは非常に基本的なものですが、正確な論理を理解しているとは思いません。コードの一部を提供し、これによって生成されるフリップフロップの数を尋ねるだけです。これを見つける方法を理解するのを手伝ってもらえますか? ありがとう！

Architecture rtl of ex is
    signal a,b,q, int: bit_vector(3 downto 0);
begin
    process(clk)
    begin
        If  clk = '1' and clk'event then 
            int <= int +1;     
            q <=int;
            a <= b xor q;
        end if;
    end process; 
    b <= int
end;
4

1 に答える 1

2

わかりました、これが正しい - しかし卑劣な - 答えです。ただし、それは質問が求めているものではないことはほぼ確実です。

上記のアーキテクチャ宣言を考えると、内部信号以外への割り当てがないことは明らかです。エンティティ宣言は示されていませんが、アーキテクチャから、少なくとも というInput名前のポートを想定できclkます。出力がある場合とない場合があります。わかりませんが、割り当てがないため関係ありません。

したがって、上記のアーキテクチャは出力に影響を与えることができないため、合成のロジック最小化フェーズで完全にトリミングされ、フリップフロップはまったく生成されません。

于 2015-02-09T15:40:22.550 に答える