xilinx-ise - xilinx virtex 5 ボードでのパーシャル リコンフィギュレーションの開始点

Question

パーシャル リコンフィギュレーション ザイリンクス ボードの操作について学習します。ザイリンクス ガイドを読み、ISE について理解しており、事前に計画を立て、vivado を使用しています。しかし、最初は例が見つかりませんでした。最初の簡単なサンプルコードはありますか? パーシャル リコンフィギュレーション プロジェクトを作成する手順はザイリンクス ユーザー ガイド (ug720) に書かれていますが、合成する Verilog または VHDL コードはありません。それらから始めるための簡単なコードはありますか?

Answer 1

さまざまなカウンターのデザインから始めることができます。カウンタは、LED に表示される 2.0、1.0、および 0.5 Hz の信号を生成するクロック分周器として機能します。

各カウンターは 1 つの再構成可能な設計であり、最上位モジュールはカウンター出力の LED ピンへのマッピングを表します。したがって、リコンフィギュレーションが正しく機能する場合、周波数は選択した部分デザインと等しくなるはずです。

これで、デザインを拡張し、DCM/MMCM、BlockRAM などを追加できます。