fpga - アーキテクチャ（回路図）の設計に困っている

Question

さて、私は現在、デジタル ロジックの設計クラスに参加していますが、今週依頼された設計について困惑しています。コマンドに基づいて次の機能を実行できるアーキテクチャ (DataPath + コントロール) を設計するように言われました。

いくつかの前提条件を備えたすべて 1 つの回路図になると想定しています。

3つの機能は、

 1. Z = A + B 
 2. Z = A & B (as in like bitwise AND)
 3. Z= 1 if A < B and 0 if A > B

A と B が入力で、Z が出力であると仮定し、すべての入力がそれぞれ 4 ビットであると仮定するように指示されています。

2つのことが私を混乱させています。1 つは、それが同じ回路図上にある場合、3 つの異なる機能はどうなるかということです。AまたはBが1になった後、Zは高くなりませんか? 第二に、不平等をどのように行うのですか？シフト レジスタのような一連のフリップフロップを使用しますか?

Answer 1

3 つの関数のどれを出力するかを選択するには、マルチプレクサが必要です。一度に出力できる関数は 1 つだけです (出力が 1 つしかないため)。ただし、実行する関数を選択することはできます。これには、マルチプレクサを制御するために回路への別の入力が必要です。

不等式はコンパレータで処理されます。回路の設計に使用しているツールを指定していませんが、回路図のエントリを推測しています。その場合、標準ライブラリにコンパレータが必要です。

A-B余談ですが、大なり比較は減算器で行われA>BますB>=A。