問題タブ [digital-logic]

別のスタックオーバーフローの質問への回答として、このデジタル ロジック ダイアグラムを投稿しました。Verilog または VHDL でコーディングされ、最終的に FPGA に実装されるロジック システムについて説明します。

代替テキスト http://img145.imageshack.us/img145/5125/bitshifterlogicdiagramkn7.jpg

図の番号付きのボックスは、フィールド内のビットを表します。各フィールドにはKビットがあり、現在のビットとマスクのビットはコンピュータ システムによって提供されます (ラッチ レジスタまたは同等のものを使用)。次のビットは、同じコンピューター システムに読み戻されます。

私が投稿した解決策は、マスクフィールドに少なくとも 1 つのビットが設定されていて、現在のビット フィールドに正確に 1 つのビットが設定されている限り機能します。アイデアは、コンピューター システムが何らかのタスク (元の質問でのスケジューリング操作) を実行した後、次のビット フィールドが現在のビット フィールドになるというものです。

そこで、私の質問は次のとおり です。現在のビット フィールドがすべてゼロである (ビットが設定されていない)という特殊なケースを適切に処理するには、このシステムをどのように変更しますか? 現状では、 current のすべてのビットがゼロの場合、 maskのビットが何に設定されていても、出力もゼロになります。

理想的には、currentがすべてゼロの場合、 maskの最下位の設定ビットをnextに設定する必要があります。また、システムは、論理ゲートを指数関数的に追加することなく、任意のビット数 (K) まで拡張可能である必要があります。元の質問の精神は、任意の数のビットに対して簡単に実装できるソリューションを考え出すことでした。

参照：このスタックオーバーフローの質問

異なるアセンブリ言語では、MUL (x86)/MULT (mips) は乗算を参照します。プログラマにとってはブラックボックスです。アーキテクチャに関係なく、CPU が実際にどのように乗算を実行するかに興味があります。レジスタに 2 つの 16 ビット値があり、私が CPU であるとしましょう。そのため、他のビット操作命令 (および、または、xor、not、shl、shr など) を使用して MUL を実装する必要があります。何をすればよいでしょうか？

PALデバイスの構造を理解するのに混乱があります。

私の最初の質問は、PALデバイスを購入した場合、ORアレイの各ORゲートによって追加された最小項の数をどのようにして知ることができるかということです。言い換えれば、私が求めているのは、各ORゲートがOR配列に持つ入力の数を知ることができる標準はありますか？

次のことは、プログラム可能なPALデバイスにAND配列があることです。ここで、4つの入力があるとすると、AND配列の各ANDゲートには8つの入力が必要です。適用する変数の数は私たち次第ですが、ANDゲートにすべての変数を適用できる可能性があるため、8つの入力が必要です。私が正しいかどうか教えてください。そうでない場合は説明してください。

プログラミングを始める前にいくつかの基本を理解しようとする私の探求では、コンピューターがコアレベルでどのように機能するかについての基本的な知識を探しています。

私は、コンピューターシステムに関する散発的な知識の代わりに、スタックはもちろんスタックオーバーフローが何であるかを実際に理解することが、長期的に役立つという理論を持っています。

プロセッサがどのように構造化されているかを説明し、全体的な概要を説明し、デジタル ロジックの知識に何らかの形で関連する本やサイトはありますか?

私は理にかなっていますか？

ねえ、私はザイリンクスの経験がほとんどありません。間もなく予定されているデジタルロジックコースのグループプロジェクトがあります。そこでは、ザイリンクスのシミュレーションを担当することになっていたパートナーが私を救済することにしました。だからここで私は最後の最後にそれを理解しようとしています。

いくつかのJKフリップフロップを使用して同期カウンターを設計しました。FJKCのCLK入力を定義する必要があります。

正しい回路図面を作成しましたが、クロック入力を定義する方法がわかりません。

助けていただければ幸いです。そうです、これは宿題です。基本的なザイリンクスのドキュメント/チュートリアルをオンラインで見つけることができず、正直なところ、IDE全体を学ぶ時間がありません。

VHDLを使用しています

最近、私は LFSR の概念に何度も出くわしました。それは、さまざまな分野とのリンクとそれ自体が魅力的であるため、非常に興味深いものです。理解するのにいくらかの努力が必要でしたが、最後の助けはこの本当に良いページでした。(最初は)不可解なウィキペディアのエントリよりもはるかに優れていました。そこで、LFSR のように機能するプログラムの小さなコードを書きたいと思いました。より正確に言うと、それはどういうわけか LFSR がどのように機能するかを示しました。これは、いくつかの長い試みの後に思いついた最もクリーンなものです（Python）：

XOR関数の出力を「xor」と名付けましたが、あまり正しくありません。ただし、これは可能な状態をどのように巡回するかを示すためのものであり、実際にはレジスタが文字列で表されていることに気付きました。論理的な一貫性はあまりありません。

これは、何時間も見ていられる素敵なおもちゃに簡単に変えることができます (少なくとも私はできました :-)

それから、ソフトウェアを書く上でこれが何の役に立つのだろうと思いました。乱数を生成できると聞きました。それは本当ですか？どうやって？だから、誰かができればいいです：

• ソフトウェア開発でそのようなデバイスを使用する方法を説明する
• 上記の点をサポートするために、または私のように、任意の言語でそれを行うさまざまな方法を示すために、いくつかのコードを考え出してください

また、このロジックとデジタル回路の部分についてはあまり教訓的なものがないので、これが（私のような）初心者がこのことをよりよく理解するための場所、またはそれが何であるかをよりよく理解するための場所になるといいでしょう.ソフトウェアを作成するときにどのように役立つかを説明します。コミュニティ wiki にするべきでしたか?

とは言っても、誰かがゴルフをしたいなら...大歓迎です。

この質問はおそらく典型的なスタックオーバーフローではありませんが、私のこの小さな質問をどこで尋ねればよいかわかりません。

問題：

10 進数 16 の 2 進数表現のビット数を求めますか?

ここで、式 $2^n = 16 \Rightarrow n = 4 $ を使用してこれを解決しようとしましたが、モジュールで提案されている正解は 5 です。

いくつかの答えを読んだ後、（そして、正しい答えを受け入れる前にさらに10個のミントがあります）これはおそらく説明であり、数式と一致すると思います。

16 を表すには、17 個のシンボル (0,16) を表す必要があるため、$2^n = 17 \Rightarrow n = 4.08746 $ となりますが、n は整数である必要があるため、$n = 5$ となります。

Mac OS X には Altera Quartus も Xilins ISE も ModelSim もないことに突然気付きました。

Mac で少なくとも VHDL と回路図デザインをシミュレートするために、人々は何を使用しますか?

組み合わせ回路と順序回路（論理ゲートとフリップフロップ）を使用してその出力を取得するにはどうすればよいですか？トピックやウェブページをお勧めできますか？

私がコンパイルすると、コンパイラは私に与えます;

どうすれば修正できますか？ なぜエラーが発生するのですか？

編集:私は問題を解決しました;

if および else 構造を使用し、対応するインスタンスを 1'b1*/ で呼び出します。