Scala Chisel で既にコード化された Verilog ライブラリに依存することは可能ですか?
そうでなくても、それは Scala の Java レトロ互換性と同じくらい重要な機能のように思えます。これは、ソフトの世界で Scala を成功に導いたものです。
乾杯
一部の外部モジュールをブラックボックスとして含めることができます:
12 ブラックボックス
ブラック ボックスを使用すると、ユーザーは Chisel の外部で定義された回路へのインターフェイスを定義できます。ユーザーは以下を定義します。
BlackBox のサブクラスとしてのモジュールと、インターフェースを持つ io フィールド。たとえば、単純な ROM ブラックボックスを次のように定義できます。
class RomIo extends Bundle { val isVal = Bool(INPUT) val raddr = UInt(INPUT, 32) val rdata = UInt(OUTPUT, 32) } class Rom extends BlackBox { val io = new RomIo() }
残念ながら、ファイルからブラックボックスを生成するツールは見つかりませんでした.v。必要なすべてのタイプ/インターフェースを自分で( を使用してBundle)定義する必要があるようです。インポートについて -.v同じフォルダー内のすべてのファイルが自動的に利用可能になります(そのためlibrary.v、生成されたファイルの隣に右に置くことができ.vます) が、より複雑なインクルードを生成されたファイルに手動で追加する必要がある場合があり.vます。そのため、まだあまり便利ではありません。