interface - スクリプトまたはツールを使用して Verilog モジュールの入力名と出力名を取得するにはどうすればよいですか?

Question

Verilog ファイルを解析してモジュールの入力と出力の名前を取得できるツールまたはスクリプトはありますか? iverilog と yosys を調べてみましたが、この機能がないようです。私は自分で書くことができますが、車輪を再発明したくありません。ありがとう！

Answer 1

Verilog-Perl can parse Verilog to obtain the names of the inputs and outputs of the module. It is free software which can be downloaded and installed. There are many code examples to do what you want, but it does require some knowledge of the Perl language. You are wise to not want to reinvent this wheel.

Answer 2

ModelSim/Questa などのツールには、find -portsこれを行う Tcl コマンドがあります。Verilog VPI も使用できますが、無償版の ModelSim では使用できません。