vhdl - シミュレートした VHDL テストベンチ

Question

VHDL でテストベンチ/テストベッドを作成する必要があるのはなぜですか? VHDL コードが正しく動作することを確認するために、シミュレーターで信号を操作するのも良いことではないでしょうか?

Answer 1

私は完全にあなたと一緒です。デザインをテストするときは、信号を強制するだけです。テストベンチは、2 つの点でのみ有効です。

1. コミュニケーション
2. 大規模なテスト

説明：

1. ハードウェアが機能することを他の人にどのように示す予定ですか? そこに座って各入力を操作してから実行する予定はありますか? 自動化されたテストベンチまたは強制ファイルを作成する方がはるかに効率的であり、(ビューアー側で) 時間もかかりません。

2. 100 種類のランダムな入力をテストしたい場合はどうすればよいでしょうか? または、ファイルから入力を読み取りますか? テストベンチ テストベンチ テストベンチ。