0

Quartus II を使用して Verilog で FIR フィルタを設計しています。係数に float が必要なので、float を使用してみましたが、Reall は Quartus でサポートされていません。

ありがとう

4

1 に答える 1

0

合成できないため、実数は使用できません。浮動小数点の IEEE-754 形式に従ってください。これは、アルテラのメガファンクションで構造モデリングを使用することで実行できます。

浮動小数点オプションを使用して、MAC ユニットを使用することをお勧めします。

以下のリンクを確認してください http://quartushelp.altera.com/current/master.htm#mergedProjects/hdl/mega/mega_list_mega_lpm.htm

チェックする

  1. altfp_mult - 乗数
  2. altfp_add_sub - adder_subtract、加算器用に設定します。

全体的な浮動小数点演算 PDF リンク https://www.altera.com/en_US/pdfs/literature/ug/ug_altfp_mfug.pdf

于 2015-05-05T04:54:05.983 に答える