私は Vivado Logic Analyzer を何ヶ月も使用しています。そして、波形上でデバッグ信号を適切に表示するのに非常に時間がかかったと信じています。通常、ブロック デザインでデバッグ信号をマークしてから、合成してビットストリームを生成します。しかし、デバッグ「FCLK」または「ProcessingSystemFCLK、(合成されたデザインの Setup_debug) を使用して」でクロックが表示される場合があります。また、ILA で波形の適切な遷移が表示される場合もあれば、1 つのストレート値しか表示されない場合もあります。いいえLUTRAM エラーが発生することもあれば、ビット ストリームが正常に生成されることもあります。
信号をデバッグするための適切なシーケンスと、最初に Vivado を使用してデバイスをプログラムするか、SDK を使用してデバイスをプログラムするかを教えていただければ幸いです。また、上記の点も親切に明確にしてください。
本当にありがとう
よろしく