FPGA でいくつかのテストを行おうとしています。Quartus II v13.0 SP1 と Megawizard プラグインを使用してデザインに UART を追加しようとしているときに、利用可能な UART がないことに気付きましたが、Qsys ツールから利用できます。 .
私の質問は、Qsys システムからこの IP を追加することです。
NIOS II プロセッサを追加したくないので、Avalon MMS 機能 (レジスタによる) ではなく、信号 (そのポート) を使用してこの IP を制御したいと考えています。これが可能かどうかはわかりません。
もう 1 つの質問です。Qsys システムを開始する VHDL テンプレートを探していますが、.vhd ファイルが見つかりませんでした。これを Quartus II デザインに組み込むにはどうすればよいですか?
最後の質問に答えるには、まず a) Qsys が Verilog または VHDL を生成しているかどうかを確認します (問題がある場合)。b) にあるプロジェクトに QIP ファイルを追加して、Qsys プロジェクト ファイルを含めます<Qsys-project-directory>/synthesis/<qsys-project-name>.qip。QIP ファイルはヘッダー ファイルのように機能し、Qsys で生成されたすべてのファイルの名前をリストして簡単に含めることができます。
Qsys には、システムの HDL インスタンス化の詳細を示すタブもあります。
UART に関しては、いくつかのオプションがあります。1 つの可能性として、Avalon インターフェイスをエクスポートし (これにより、Qsys モジュールへのポートとして使用できるようになります)、IP コアとインターフェイスする単純なコントローラーを作成します。または、サードパーティの IP を調べることもできます ( http://opencores.org/project,uart2busのようなものでしょうか?)。