riscv - Rocketchip_wrapper.v のシステム モジュール

Question

fpga-zynq/common/ にあるrocketchip_wrapper.vを参照して、特定の変更を加え、新しいfpga用にカスタマイズしました。行 136 では、モジュール システムがインターフェイスされています (システム system_i (....))。このシステム モジュールはどこで定義されていますか?
また、AXI モジュールはどこか (IP コア) からインポートされていますか、それともデザイン自体で完全に定義されていますか?

Answer 1

システム モジュールは Vivado プロジェクト内で定義されます。これにより、残りの IP ブロックが Verilog でユーザーの Verilog に公開され、ブロック デザインが Tcl スクリプト (zedboard/src/tcl/zedboard_bd.tcl など) によってインスタンス化されます。AXI モジュールは、プロジェクトのブロック デザインの単なる別のブロックです。

ロケット チップを搭載した Zynq 以外のボードを使用する場合は、最上位のロケット チップ (RocketChip.scala) のチゼル コードを調べ、インターフェイス MemIO と HostIO を調べます。rocketchip_wrapper.v の verilog は、これらのインターフェイスを Zynq のインターフェイスに変換するための単なる薄いレイヤーです。