fpga - FPGAデバイス要件にアプローチするための最良の方法

Question

FPGAシステムを設計する場合、特定のタスクに必要なロジックブロックの数を概算するにはどうすればよいですか？

誰かが私がこれらのcomonデバイスに何を期待すべきかについて大まかな桁を持っていますか？：

• UART
• CRC32を使用したパケットデフレーマー
• 8マイクロコア

www.opencores.orgを見たことがありますが、プロジェクトごとにゲートの大きさを示しているわけではありません。

Answer 1

FPGA でのゲート数は避けたいと思います。4 入力のルックアップ テーブルの概算を次に示します (私の経験のほとんどはザイリンクスでのものですが、アルテラなどでも同様です)。

生の UART は数十の LUT/FF です - マイクロへのバス インターフェイスがある場合、それはさらに多くなり (まだ 100 未満の可能性があります)、16550 スタイルの FIFO がある場合はさらに多くなります (おそらくいくつかの RAM ブロック)。同じように）。8 ビット マイクロ - ザイリンクスでは、Picoblaze を参照 (113 スライス - 各スライスは 2 つの LUT と 2 つの FF ですが、すべてのスライスですべてが使用されるわけではありません)

パケット デフレーマー - わかりません - フレーマーの仕様に依存します。申し訳ありません :)

Answer 2

Amiga 全体は、CPU を除いて 400k ゲートに収まります。Minimig プロジェクトを参照してください。これはオープンソースであり、いくつかの便利な参照ファイルが含まれているはずです。オンラインのどこかに、tobiflex によって書かれた FPGA 68k コアがあります。また、commodore one マシンと C64/CPC コア (Z80、6845、SID、6502 など) をチェックして、それらがどのように比較されるかを確認してください。

Answer 3

UART: 3200 ゲート。8 ビット uC: 10k ゲート。その他については、 http://www.design-reuse.com/を確認してください。