0

実行が中断されたか、最大実行時間に達しました。

ここに私のコードへのリンクがあります: http://www.edaplayground.com/x/CX8

このデザインで数字を交換しようとしています。

4

2 に答える 2

1

あなたがしようとしているのは、2 つの 4 桁の数字「a」と「b」を交換することだと思います。always @(posedge clk)Verilog でこれを行うには、構文を使用するときに、実際には RHS のネットの古い値を LHS のレジスタに割り当てていることを覚えておく必要があります。したがって

always @(posedge clk) begin a_out = b; b_out = a; end 追加のレジスタを必要とせずに、正しい動作が得られます。あなたの edaplayground プロジェクトのコピーを作成し、いくつかのテスト ベクトルを追加しました。http://www.edaplayground.com/x/8hk

于 2015-10-20T01:49:00.320 に答える