問題タブ [edaplayground]
For questions regarding programming in ECMAScript (JavaScript/JS) and its various dialects/implementations (excluding ActionScript). Note JavaScript is NOT the same as Java! Please include all relevant tags on your question; e.g., [node.js], [jquery], [json], [reactjs], [angular], [ember.js], [vue.js], [typescript], [svelte], etc.
system-verilog - バス信号の読み取りに関する問題。私の Modelsim DE 10.2c および 10.4 と比較してください。EDAplayground Modelsim 10.1d の結果が異なる
Mentor Graphic Modelsim Tool を使用している SystemVerilog エキスパートの皆様、こんにちは。
単純な PCI シングル ワード書き込み/読み取りバス イベントを処理するための監視タスクを作成しています。私のModelsim DE 10.2c / 10.4はそうではありませんが、どういうわけかEDAplayground Altera Modelsim 10.1dは未知の理由で余分なクロックサイクルを必要とします。これが正しいかどうかを理解したい。
書き込みモニター クラス コードの例を次に示します。
読み取りモニター クラス コードの例を次に示します。
http://www.edaplayground.com/x/7kG 例は、この余分なクロック サイクルがある場合の正しい結果を示しています。読み取りまたは書き込みに対して data = c を正しく取得します。 http://www.edaplayground.com/x/TSE 例では、この余分なクロック サイクルを削除すると、間違った結果が表示されます。書き込みの場合は data = 516 (アドレス)、読み取りの場合は data = z を取得します。しかし、Modelsim 10.2c と 10.4 では正しい結果が表示されます (データ = c)。
この問題を理解するのを手伝ってくれませんか? ありがとうございました。
マイケル
c - C 関数を呼び出す Verilog プログラムをコンパイルして実行する方法は?
私は DPI 呼び出しを使用しようとはしていませんが、PLI を内部的に使用して C 言語で記述された関数を呼び出す単純な Verilog プログラムを使用しています。静的リンクについてはわかりません。私はedaplaygroundを使用しています。
Verilog と C の両方をリンクするには、どのシミュレーターを使用し、スイッチを渡す必要があるか教えてもらえますか? C ファイルを Verilog に含める必要がありますか?
サンプルコードは次のとおりです。
現在、pli コール hello が検出されないため、pli を登録する必要があるかどうかを知りたいです。
verilog - edaplayground で実行が中断されたか、最大実行時間に達しました
実行が中断されたか、最大実行時間に達しました。
ここに私のコードへのリンクがあります: http://www.edaplayground.com/x/CX8
このデザインで数字を交換しようとしています。
system-verilog - EDA プレイグラウンド ファイルのコンパイル順序
パッケージなどを含む EDA プレイグラウンド (SV/UVM) に多数のファイルがある場合、EDA プレイグラウンドはどのようにコンパイル順序を処理しますか? パッケージ ファイルは最初にコンパイルされますか?
コンパイル順序を気にしない場合、それを処理するために何をすべきですか?
vhdl - EDA プレイグラウンドを使用して VHDL コードを実行中にエラーが発生する
ラップトップに VHDL シミュレータがインストールされていないため、EDA プレイグラウンドを使用して次の VHDL コードを実行しようとしています。上がソースコード、下がテストベンチです。ただし、解決する必要があるいくつかのエラーが発生しています。エラーを以下に示します。問題を解決するのを手伝ってくれる人はいますか? 前もって感謝します。
テストベンチ.vhd:
[2018-05-13 10:40:56 EDT] vlib work && vcom '-2008' design.vhd testbench.vhd && vsim -c -do "vsim testbench; vcd file dump.vcd; vcd add -r sim:/ testbench /*; run 80000 ms; exit"
VSIMSA: 構成ファイルが変更されました:/home/runner/library.cfg
ALIB: ライブラリworkが接続されました。work = /home/runner/work/work.lib
Aldec, Inc. VHDL Compiler, build 2014.06.88
VLM 初期化パス: "/home/runner/library.cfg".
DAGGEN WARNING DAGGEN_0523: "ソースは -dbg スイッチなしでコンパイルされています。行ブレークポイントとアサーション デバッグは利用できません。"
COMP96 ファイル: design.vhd COMP96 Compile Entity "led_controller"
COMP96 Compile Architecture "behavior" of Entity "led_controller"
COMP96 ERROR COMP96_0016: "設計単位の宣言が必要です。" "testbench.vhd" 1 1
COMP96 Compile Entity "main_testbench"
COMP96 Compile Architecture "behavior" of Entity "main_testbench"
COMP96 Compile failure 1 Errors 0 Warnings Analysis time : 40.0 [ms]
予期される終了コード: 0、受信: 1