fpga - AXI バス経由のカスタム IP

Question

ザイリンクスの Zybo ボードを使用しています。こちらの手順に従い、AXI バスを介してカスタム乗算器を作成しました。Web サイトに表示されている乗数は、1 つの入力を処理し、1 つの出力を生成します。パイプラインのようなストリーミング入力を処理できるように変更するにはどうすればよいですか。ヒントはありますか？

Answer 1

チュートリアルの「カスタム IP の作成」のステップ 5 で、AXI Lite ではなく AXI Stream インターフェイスを選択します。次に HDL ソースを変更して、ストリーミング インターフェイス (主に VALID、READY、および DATA) に適切な信号を含めます。次に、残りの手順に従って、Vivado のデザインに IP を追加します。

入力用と出力用の 2 つのストリーミング インターフェイスを作成する必要があることに注意してください。1 つのレジスタを読み書きできる AXI Lite とは異なり、ストリームは一方向のデータ フローです。

編集: これは、SW 側からテスト/刺激する方法には対応していません。この例は、AXI Lite インターフェイスでのみ機能します。ストリーミング IF を操作するには、カスタム ドライバーが必要です。