simulation - ModelSim出力ファイルとは何ですか？ROMに16進ファイルをロードする方法は？

Question

ModelSimでVHDLを使用して設計されたマイクロプロセッサをシミュレートしたいと思います。シミュレーションの出力ファイル形式を知りたいのですが？また、このマイクロプロセッサのROMにHEXファイルをロードしたいのですが...どうすればよいですか？ありがとう。

Answer 1

VHDLまたはVerilogで物事をシミュレートすることを考えるときは、物理的にシミュレートしたいハードウェアが手元にあるかどうかを考える必要があります。

したがって、CPUを手に持っている場合は、CPUで実行するプログラムが使用するクロック、電源、CPUのバス、メモリ、およびその他のハードウェアを備えたある種のPCBにCPUを配置する必要があります。

VHDL CPUにもこれらすべてが必要ですが、物理的な意味では必要ありません。「PCB」などをVHDLまたはVerilogで作成します。したがって、シミュレートする前に、テストベンチ（そのための仮想環境）を作成する必要があります。ここにROMを置くことができます。仮想ROMをVHDLで書き込むと、仮想ROMはCPUのバス上に配置され、CPUが読み取ろうとするときにデータをCPUに提供します。

シミュレーションの出力は、ほとんど何でもかまいません。テストベンチとCPUのバスに接続されているデバイスを作成しているので。CPUが対話するデバイスを作成しているので、それらにテキストを出力させることも、CPUのバスに接続されたグラフィックインターフェイスをエミュレートできる仮想フレームバッファを作成することもできます。

CPU内部の信号と、バス上で何が行われるかを確認することもできますが、CPU自体のVHDLをデバッグしていない場合は、おそらくあまり役​​に立ちません。

また、このようなシミュレーションは非常に遅く（CPUの複雑さにもよりますが）、このようなCPUで実行されているプログラムをシミュレートするのに数日かかる場合があることにも注意してください。したがって、CPUの内部動作（CPU内の信号）に関心がない場合は、CPUにエミュレーター（存在する場合）を使用することを検討する必要があります。

CPUと、CPUで実行するプログラムの種類について詳しく教えていただければ、ypuの詳細情報をお教えします。