私は初めての ASIC を作成していますが、何かを理解するのに苦労しています。
ASIC のピンに現れる 80MHz の内部クロックがあり、他のピンには D/A に接続されたデータ出力ピンが含まれます。
この特定のボード上のすべてのトレースは、同じ長さと等しい伝搬遅延になります。これには、クロック ピンとデータ ピンが含まれます。すべてのデータ ピンの負荷容量は (それぞれ) 5pf です。D/A は 1 ns です。設定時間。D/A は出力デバイスのみで、ASIC に戻るパスはありません。
このボードのトレースの長さ、幅、厚さ、および電源プレーンへの近さに基づいて、エッジが ASIC から D/A に移動するのに約 1 ns かかるはずであると計算しました。
クロックの負のエッジでデータをピンにクロックし、ASIC ピンに現れる正のエッジを使用してそのデータを D/A にクロックすることを提案しました。
私が一緒に働いている会社は、これはクリーンな到着と D/A 出力を保証するのに十分な時間ではないと言っています。
これらの人々はプロであり、彼らが何をしているかを知っていますが、私はその難しさが何であるかを理解したいと思います. 参考資料を教えてもらえますか？
ありがとうございました。