問題タブ [asic]

最近、ASICを開発するハードウェア設計グループと協力しています。また、Word 文書に簡単にインポートできるので、Microsoft Excel を使用して多くのタイミング図を描いています。しかし、Excel の操作はますます難しくなっています。

タイミング図を描くのに何が使えますか? 簡単なツールはありますか？

Verilogの TAP ( Test Anything Protocol ) 実装はありますか? そうすれば、prove を使用して結果を自動的にチェックできるので便利です。

更新: 2009 年 10 月 9 日: アサーションを使用しない理由を尋ねられました。部分的に TAP は、ファイル数やテスト数などの優れたレポートを提供してくれます。また、時間をかけて進行状況をレポートするために、smolder と共に使用することもできます。

2009 年 10 月 12 日: 最初と最後に多数のテストを実行し、ok、diag、fail 機能を備えた最小限の実装を探しています。is() は本当に便利ですが、必須ではありません。

（通常の）ソフトウェアでは、gccオプション -Wall を使用してすべての警告を表示する会社で働いていました。次に、それらに対処する必要があります。Verilog または VHDL での重要な FPGA/ASIC デザインでは、多くの場合、多くの警告が表示されます。それらすべてについて心配する必要がありますか？提案する具体的なテクニックはありますか？私のフローは主に FPGA (特にアルテラとザイリンクス) 向けですが、ビルド後にデザインを変更できないため、同じルールが ASIC デザインにも適用されると思います。

2010 年 4 月 29 日更新: 当初は合成と P&R (配置配線) の警告について考えていましたが、シミュレーションの警告も有効です。

MOSIS プロジェクトの助けを借りて ASIC チップを構築しようとしています。(複数の小さなプロジェクトを 1 つのファブにまとめることで、コストを下げています)。350nm から 45nm まで、およびその間のすべてから選択できます。

私のプロジェクトは、sha256 アルゴリズムのハードウェア実装で構成されています。アルゴリズムを実行しているゲートのパイプラインが 1 つあります。この単一のパイプラインには、約 50,000 ～ 75,000 のゲートがあります。

理想的には、350nm プロセスに複数のパイプラインを適合させたいと考えています。350nmがこれに十分小さいかどうかはわかりません。350nm プロセスから 45nm プロセスに配置されると予想される 0.063mm^2 のゲート数に関する情報はどこで入手できますか?

また、各プロセスのパフォーマンスはどのくらいですか。パイプラインの各ステップの遅延は 100 ピコ秒未満です。350nmで80MHz以上の高速クロックは出せる？

ありがとうございました。

IP 検証についていくつか質問があります。

IP 仕様の特定の設計/機能が RTL と検証計画 (カバレッジ ポイント) の両方で欠落している場合、このバグをどのように特定しますか?

RTLで実装されていない(SPECから抜けている)ため、コードカバレッジからは特定できません。

これに光を当ててください。

ありがとう

私は数日前にインタビューを受けました.これは彼らがラウンドの1つで私に尋ねた質問でした.

a選択ラインがの場合1と の場合に出力を与えるマルチプレクサ。出力は として表されます。これは、ゲートのみで実装する必要があります。b0Candnot

私はほとんどそれを手に入れましたが、組み合わせcktで出力が最終的にどのように受信されるかはわかりませんでした。ここで見逃したのは非常に単純なことです。andゲートと入力に選択ラインを与え、ゲートを介して別のゲートaに選択ラインと入力を与えたので、出力を取得しましたが、どうすれば1つの出力を単独で持つことができますか? または？_bnotandABab

バージョン管理システム（vcs。）としてMercurialをうまく使用している大企業（できればハードウェア）を知っていますか？

私はsvn/cvs/perforceと少しのgitの経験があります。内部政治は私たちをcvsに向かって押し進めていますが、これは悪い選択だと思います。

PERFORCEが一番好きな理由：

1. 戦闘はハードウェア企業でテストされました。
2. 大きなバイナリをうまく処理します。
3. 10Gを超える大規模プロジェクトを非常にうまく処理します。
4. シンボリックリンクを非常に賢明に処理します。
5. アトミックチェックインを提供します。
6. 柔軟な分岐メカニズム。
7. マージツールはうまく機能しているようです。
8. ユーザーは管理コマンドを使用する必要はありません。

CVSが好きではない理由：

1. アトミックチェックインはサポートしていません。
2. データベースが壊れる可能性があります。
3. ユーザーエラーを修正するために管理コマンドが必要になる場合があります。

私がCVSが好きな理由：

1. 戦闘テスト済み。
2. ほとんどの人は少なくとも少しはそれに精通しています。

クロックドメイン変換（レートが一致）を実行している間、通常、準安定状態を回避するためにデータをダブルフロップします。ダブルフロップは、メタ安定の可能性を減らすだけです。トリプルフロップはそれをさらに減らします。

メタスタビリティと使用されるクロックドメインフロップの数の間の確率/関係を計算する方法は？

ビデオカメラは、同心円がチョークで大まかに描かれた黒板の向かいに取り付けられています。円は理想的ではなく、カメラは安定していません。カメラには CVBS (コンポジット) 出力があります。

カメラからスナップショットを取得し、円の直径を計算して、単純な LED ディスプレイに出力するミッション固有のハードウェアを作成する必要があります。

1) 画像をキャプチャします。2）画像を改善するためにいくつかのアルゴリズムを適用します（間引きなど）。3) 円を認識して測定します。

私はこの分野にまったく慣れていないので、入力をいただければ幸いです。そのような回路を設計する方法の回路図の説明、グーグルで検索するキーワード、例、再利用できる既存のソリューション--ポインター。

PSいいえ、それは宿題ではありません:)。アイデアを考えて、その複雑さを見積もろうとするだけです。

プライオリティエンコーダの設計に出くわし、caseステートメントを使用してそれを行う新しい方法を見つけました。紛らわしいのは、caseステートメントがcaseを優先するかどうかだけです。例：

ここで、私がgetsAとして与える場合、つまり、最初のcaseステートメントが優先されます。なんでそうなの？1111 Y1000