1

Active-HDL サポートを使用してテストベンチ スクリプトを拡張しました。Active-HDL は、コマンド ライン引数が類似していても、QuestaSim または ModelSim とほとんど同じように動作します。

Lattice Diamond 3.7 の Active-HDL Student Edition と Active-HDL Lattice Edition がインストールされています。このバージョンには完全な vsimsa (vsim スタンドアロン) 環境が付属しているため、現在は後者を使用しています。

私のスクリプトは、選択したテストベンチを 3 つのステップで処理します。

  1. vlib.exe(alib)を使用して、必要なすべての VHDL ライブラリを作成します。
  2. すべての VHDL ソース ファイルをvcom.exe(acom)でコンパイルします。
  3. vsimsa.exe次の TCL コマンドで起動します。
    asim -lib test arith_prng_tb; run -all; bye

シミュレーションが実行され、適切な出力が表示されます。

VHDL/Verilog/EDIF/SystemC Simulator 10.2.3312.5682.02
(c) 1997-2015 Aldec, Inc. All rights reserved.
VSIMSA: Configuration files: `D:\git\PoC\temp\activehdl\library.cfg', `D:\Lattice\diamond\3.7_x64\active-hdl\BIN\vsimsa.cfg'
 Welcome to VSIMSA!
 This message was printed from `startup.do' macro file.

asim -lib test arith_prng_tb; run -all; bye
VSIM: Selected architecture `tb' of entity `arith_prng_tb' from library `test'.
....
....
KERNEL: ASDB file was created in location D:\git\PoC\temp\activehdl\wave.asdb
========================================
POC TESTBENCH REPORT
========================================
Tests          2
 -1: Default test
  0: Test setup for BITS=8; SEED=0x12

Overall
  Assertions   256
    failed     0
  Processes    3
    active     0
  Runtime      2.6 us
========================================
SIMULATION RESULT = PASSED
========================================
Simulation has finished. There are no more test vectors to simulate.

ご覧のとおり、asim はwave.asdbGUI からロードできるファイルを作成しますが、ファイルは空です (信号はありません)。

だから私の質問は：

  • その波形データベース ファイルに信号をトレースするにはどうすればよいですか?
  • GUI のコマンドラインからこのファイルを開くにはどうすればよいですか?
4

1 に答える 1