fpga - fpga の fork join アルゴリズム

Question

fpga で fork-join 問題を転送したい。多くの小さなコンポーネント (> 100) がメモリ コンポーネントにアクセスし、入力データ (いくつかの 32 ビット ベクトル) を少量のサイクル (約 50) で処理し、それらの間の相互作用なしで処理するという意味でのフォーク結合。別のメモリにアクセスするためのデータ。これは、相互接続に関して、従来のバス ソリューションを使用する必要があるか、それともシステム レベル ツール (Qsys altera) で提供される NoC ベースの構造に移行する必要があるかということですか?

Answer 1

スター トポロジに基づくバス接続は、エンドポイントの数が多い場合、この場合ルーティングの問題を引き起こします。データをシーケンシャルに処理できる場合は、カスタム パケット ベースのシーケンシャル ネットワークを構築することをお勧めします。

プロセッシング エレメント (PE) はパイプラインで接続でき、データ トラフィックはすべての PE をストリーミング方式で通過します。次に、各 PE はデータ ストリームからその部分のみを保存して処理し、他のデータを次の PE に渡します。