yosys - iCE40 IceStorm FPGA フロー: 双方向 IO ピン

Question

iCE40 FOSS IceStorm FPGA フローの使用: yosys/iceStorm を使用して、3 ステート I/O ピン (双方向データ バス ピンなど) の Verilog をどのように記述しますか?

Answer 1

現在、ビヘイビア コードから非自明な IO バッファを推論するためのサポートは限定されています。したがって、双方向 IO バッファを作成する最善の方法は、SB_IO セルを手動でインスタンス化することです。例えば：

SB_IO #(
    .PIN_TYPE(6'b 1010_01),
    .PULLUP(1'b 0)
) raspi_io [8:0] (
    .PACKAGE_PIN(iopin),
    .OUTPUT_ENABLE(dout_en),
    .D_OUT_0(dout),
    .D_IN_0(din)
);

(iopin最上位のモジュール ポートである場合。)

SB_IO およびその他の iCE40 プリミティブの詳細については、Lattice iCE40 テクノロジ ライブラリのドキュメントを参照してください。