2

大きな設計で小さなモジュールを正式に検証しています。

設計を分析し、精緻化しました (Jaspergold -fpv を使用)。

非常に単純なカバー プロパティ (SVA) を次のように記述しました。

    cover_property1:cover property(@(posedge clk) $fell(signalA));

カバーを見つけるのに約 5300 秒かかります。"Bound" が 143 であることに気付きました。

では、なぜカバーを生成するのにこれほど時間がかかるのでしょうか? また、これは何を意味するのでしょうか (時間と拘束時間)?

ツールがカバーを生成するために設計状態を深く調べる必要があり、COI が大きいためでしょうか? それとも他の理由？

ご協力いただきありがとうございます。

4

2 に答える 2

1

Clk の立ち上がりエッジで signalA のアサートを解除する可能性があるすべてのシナリオを取得しようとするため、COI に応じて時間がかかります

"Bound" は、アサート解除 signalA をヒットしようとしたすべての組み合わせが 143 サイクル未満で完了したことを示します。

全体として、これらはプロパティがヒットする方法と速度を示しています。

于 2017-03-07T09:34:42.793 に答える