C (組み込み) では、モジュールをロードできる関数ポインター テーブルとアドレス範囲を定義することで、プラグインを実装できます。
これには、領域を割り当てて関数テーブルの場所を定義するリンカー ディレクティブが必要です。
HDL / VHDL または Verilog にも同様のメカニズムはありますか。
私が考えているのは、FPGA 内のゲートのブロックを拡張機能用に定義し、インターフェイスするポートを定義し、後でこのブロックにロジックをロードして特定の操作を実行できるようにすることだと思います。
FPGA はプラグインが配信される通信システムの一部であるため、これは実行時に行う必要があります。
探している機能は、VHDL のドメインに直交しています。VHDL ではモジュール (アーキテクチャによって実装されたエンティティ) が許可されているため、理論的には、はい、これは機能します。しかし実際には、実行中のシステムに大きく依存します。
これによって何が得られると思いますか。再構成時間を節約しますか?
いくつかのソフトウェアが実行されている十分に複雑なボードがある場合は、いくつかの通信チャネルから FPGA の新しい構成を簡単にダウンロードできます。パーシャル リコンフィギュレーションを使用することで、ザイリンクスのパフォーマンスをわずかに向上させることもできます。
または、必要に応じて動作するようにソフトウェアが実行時に構成する構成可能な VHDL モジュールを作成することもできます。