5

StackOverflowの場合は少しこの質問かもしれませんが、コンパイラとVerilog（プログラミング言語と見なすことができます）の両方がこのプロジェクトに関連しています。

Verilog言語からGDSII形式またはネットリストへのオープンソース（またはダウンロード可能で非営利目的で使用できる）コンパイラはどこにありますか？多くのVerilogシミュレーター（ネイティブマシンコードまたはCにコンパイルする）、多くのVerilog-to-FPGAコンパイラーがありますが、Verilogからトランジスターの幾何学的構造を生成できるコンパイラーが必要です。

ネットリストはhttp://en.wikipedia.org/wiki/Netlistです-トランジスタ、抵抗器、さらにはセル（？）などのIC要素の相互接続。GDSIIに変換できますが、コンパイラが「Verilog-> Netlist」で動作する場合は、無料のコンバータ「Netlist->GDS2」も必要です。

GDSII http://en.wikipedia.org/wiki/GDSII-VLSI集積回路（IC）の形式であり、IC製造の財団で受け入れられています。一人の人間が彼のGDSIIをシリコンで製造することはほぼ不可能ですが、小さな例をコンパイルしようとするのは興味深いことだと思います。

このコンパイラは、「フルカスタム」（すべてのトランジスタ自体を描画します）または「セルベース」の設計（verilogはいくつかのライブラリセルの幾何学的セットにコンパイルされます）を使用できます。

もちろん、必要なコンパイラは大学のプロジェクトである可能性があり、大きなVerilogプロジェクトをコンパイルすることはできません。

ありがとう。

4

3 に答える 3

3

通常、手順は次のとおりです。

Verilog->[コンパイラ]->ゲートレベルのネットリスト->[配置配線ツール]->GDSII

オープンソースのセルライブラリも必要です。そのためにウェブ間ですばやく検索すると、場所とルートのツールが表示される場合があります。

于 2010-11-15T13:47:16.773 に答える
3

これは、征服される最後のオープンソースコンピューティングスタックである可能性があります。すでにGNU / Linux、GCC、そしておそらくいくつかのオープンソースCPUがあります。しかし、完全なチップ設計フローではありません。あなたが参照しているのは、Electronic Design Industry（EDA）の専門用語でPlace and Route（P＆R）として知られているものです。オープンソースコミュニティに競争力のあるVLSIフローがないことを私が知っている限り、完全な場所とルートのソリューションの開発に必要な投資は数百万ドルのオーダーで非常に大きく、この商用ツールの例は次のとおりです。 、ケイデンスからの出会い、あらすじからのICコンパイラなど。P＆Rのアルゴリズムのいくつかは学界に起源があり、あちこちにコードが見つかるかもしれませんが、完全な解決策ではありません。

ファウンドリやCAD企業がセルライブラリを生成するために使用する回路シミュレータであるSPICEを見つけることができますhttp://en.wikipedia.org/wiki/SPICE

これらは、アカデミックおよびオープンソースの標準セルライブラリへのリンク です。http ：//www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php しかし、それらが実際の生産に使用できます。しかし、確かにEDAツールフローの最初の要素の1つです。

UCSDのAndrewKahng教授は、UCSDのVLSIの研究者であり、VLSIに役立つソフトウェアのリストをここに保持しています：http ： //vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html EDAリンクが壊れています。バークレーからのこのリストも役立つかもしれません：http：//embedded.eecs.berkeley.edu/pubs/downloads/

あなたまたは誰かがP＆Rオープンソースを見つけた場合は、私に知らせてください。お役に立てれば。

于 2014-05-19T07:14:54.357 に答える
2

FedoraのFELプロジェクトをチェックしてください：http ：//spins.fedoraproject.org/fel/#portfolio

セル設計準拠の実際のツールはhttp://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog（VHDLのみ）です。

于 2010-11-23T03:08:29.567 に答える