この ALU ブロック図を学習教材として使用します: http://www.righto.com/2013/09/the-z-80-has-4-bit-alu-heres-how-it.html
私は電子機器に詳しくありません。私は現在、データをレジスタまたはラッチから別のレジスタまたはラッチに移動し、最終的に論理ゲートのネットを介して移動するにはクロックサイクルが必要であると考えています。
したがって、 と ADD で何が起こるかについての私の理解は次のとおりです。
- サイクル 1 : レジスタを内部ラッチに移動
- サイクル 2 : 下位ニブルの内部ラッチを内部結果ラッチに移動する (ALU を介して)
- サイクル 3、並行して :
- 上位ニブルの内部ラッチをデスティネーション レジスタに移動します (ALU を介して)
- 内部結果ラッチをレジスタに移動
2 つの 4 ビット バス (上位ニブルと下位ニブル用) があり、レジスタ バスは 8 ビットのように見えるため、操作サイクル 3 は並列で実行されると思います。