2

私たちの教師は、最終試験の準備として、約 50 の正誤問題を私たちに尋ねてきました。オンラインで、または親戚に尋ねることで、ほとんどの答えを見つけることができました。しかし、これらの 4 つの質問は私を夢中にさせます。これらの質問のほとんどはそれほど難しいものではありません。満足のいく答えはどこにもありません。申し訳ありませんが、元の質問は英語で書かれていません。自分で翻訳する必要がありました。何かわからないことがあれば、教えてください。ありがとう！

正しいか間違っているか

  1. プロセッサによって操作されるアドレスのサイズによって、仮想メモリのサイズが決まります。ただし、メモリ キャッシュのサイズは独立しています。
  2. 長い間、DRAM テクノロジは、プロセッサで標準ロジックを実行するために使用される CMOS テクノロジと互換性がありませんでした。これが、DRAM メモリが (ほとんどの場合) プロセッサの外部 (別のチップ) で使用される理由です。
  3. ページネーションにより、複数の仮想アドレス空間を物理アドレス空間の同じ空間に対応させることができます。
  4. 1 ラインのセットを持つ連想キャッシュ メモリは、各セットがブロックと同じサイズであるため、1 つのメモリ ブロックが任意のセットに入ることができるため、完全連想キャッシュ メモリです。
4

3 に答える 3

1

  1. 「操作されたアドレス」は専門用語ではありません。n ビットの物理アドレスにマッピングされた m ビットの仮想アドレスがあります。はい、キャッシュは物理アドレス サイズまでの任意のサイズにすることができますが、通常ははるかに小さくなります。キャッシュ ラインは、マシンの最大仮想または物理アドレス範囲に対応する仮想またはより一般的には物理アドレス ビットでタグ付けされることに注意してください。

  2. はい、DRAM プロセスとロジック プロセスはそれぞれ異なる目的に合わせて調整されており、異なるプロセス ステップ (たとえば、DRAM コンデンサ スタック/トレンチを配置するためのさまざまな材料と厚さ) が含まれており、歴史的に DRAM プロセスでプロセッサを構築したことはありません ( Mitsubishi M32RD) も、ロジック プロセスの DRAM もありません。例外は、IBM が SOI プロセスに好んで使用するいわゆる eDRAM であり、Power 7 などの IBM マイクロプロセッサの最終レベル キャッシュとして使用されます。

  3. 「ページネーション」とは、次のページの先頭からテキスト出力が開始されるようにフォーム フィードを発行することです。一方、「ページング」は、仮想メモリ管理の同義語である場合があります。これにより、仮想アドレスが（ページごとに）物理アドレスにマップされます。複数の仮想アドレス (実際には、異なるプロセスの仮想アドレス空間からの仮想アドレス) を同じ物理アドレスにマップできるようにページテーブルを設定すると、実際の RAM 内の同じ場所になります。

  4. 「各セットはブロックと同じサイズであるため、1つのメモリブロックは任意のセットに入れることができるため、1行のセットを持つ連想キャッシュメモリは完全に連想的なキャッシュメモリです。」

うーん、それは奇妙な質問です。分解してみましょう。1) アドレスが 1 つのキャッシュ ラインのみにマップされる直接マップ キャッシュを使用できます。2) アドレスを任意のキャッシュ ラインにマップできる完全連想キャッシュを使用できます。アドレスに一致する行があるかどうかを見つけるための CAM (コンテンツ アドレス可能メモリ) タグ構造のようなものがあります。または 3) n-way セット連想キャッシュを持つことができます。このキャッシュには、基本的に直接マップされたキャッシュの n セットがあり、特定のアドレスは n 行の 1 つにマップできます。他にも難解なキャッシュ組織がありますが、あなたがそれらを教えられているとは思えません。

それでは、ステートメントを解析しましょう。「連想キャッシュメモリ」。それは直接マップされたキャッシュを除外します。したがって、「完全連想」と「n-way セット連想」が残ります。1行のセットです。よし、連想に設定すると、従来の 4 ウェイ x 64 ライン/ウェイの代わりに、n ウェイ x 1 ライン/ウェイになる。つまり、完全に関連付けられています。私はこれが真実であると言うだろうが、芸術という言葉は「完全に連想的」ではなく「完全に連想的」である。

理にかなっていますか？

ハッピーハッキング！

于 2010-12-13T04:47:36.357 に答える
0
  1. もちろん、実際のアプリケーションでは、特定のサイズが他のサイズよりも理にかなっていますが、キャッシュ サイズにアプリオリな上限または下限はありません。
  2. 互換性がないことはわかりません。SRAM をオンダイ キャッシュとして使用する理由は、SRAM の方が高速だからです。
  3. MMU に異なる仮想アドレスを同じ物理的な場所にマップするように強制することもできますが、通常は逆に使用されます。
  4. 質問がわかりません。
于 2010-12-13T02:00:40.110 に答える
0

  1. 確かに、多かれ少なかれ（それはあなたの翻訳の精度に依存すると思います:)）アドレスのビット数は、仮想メモリ空​​間の上限を設定します。もちろん、すべてのビットを使用しないように選択することもできます。メモリ キャッシュのサイズは、インストールされている実際のメモリの量に依存します。これは独立しています。もちろん、アドレス指定できる以上のメモリがある場合は、まだ使用できません。

  2. ほぼ確実に嘘。まったく新しいコンピューターを構築したり、CPU を交換したりせずに、さらに多くのチップをインストールできるように、個別のチップに RAM を搭載しています。

于 2010-12-13T01:52:09.717 に答える